本项设计一种芯片测试模式防护电路及防护方法，用以解决目前芯片的测试模式无法关闭或者容易被攻击导致重新打开的问题。设计一种芯片测试模式防护电路及防护方法，其中防护电路包括OTP存储模块和两组寄存器，OTP存储模块的不同偏移地址内存储有控制字；两组寄存器分别和OTP存储模块连接，其中一组寄存器用于存储从OTP存储模块加载的控制字，另一组寄存器用于存储从OTP存储模块加载后取反的控制字；寄存器由芯片的测试电路进行读写操作，CPU不可对其访问，控制字的取反操作可直接由芯片的测试电路完成。本项目芯片测试模式防护电路采用OTP存储模块，配合两组寄存器用于对测试完成之后写入的控制字实现双备份，防护电路能有效抵抗侵入式攻击与半侵入式攻击，提高芯片测试模式安全性。